计算机组成原理期末复习要点与知识点体系#

目录#

• 一、 高频核心考点（必考/重复率最高）
• 二、 易混淆知识点辨析
• 三、 核心概念对比
• 四、 核心对比表格

---

一、 高频核心考点（必考/重复率最高）#

这些知识点在多份期末试卷和复习资料中反复出现，通常以计算题、综合分析题或高分值选择题的形式考察，请务必熟练掌握。

1. 浮点数表示与运算 (IEEE 754)#

在浮点数的表示、对齐和运算中，需重点掌握规格化及阶码移码计算：

• 典型真题解析：某浮点机规格化表示与阶码移码计算题 - 牛客网 —— 详细探讨了某浮点机在采用规格化浮点数表示时，阶码使用移码表示（最高位为符号位）下的尾数、阶码和真值计算。
• 细碎知识整理：浮点数规格化基础概念与常见细节 - CSDN —— 总结了浮点数规格化的定义、基本规则（如基数为2时，尾数最高位为非0）以及各类考试中易错的细碎知识点。

2. 存储系统与 Cache#

• 存储器容量扩展：位扩展、字扩展、字位扩展的辨析和应用。特别是能够根据 CPU 地址线、数据线和给定的存储芯片规格（如 $1\text{K} \times 4$ 位，$8\text{K} \times 8$ 位等）设计存储器连接图，并进行片选逻辑设计（如使用 74LS138 译码器进行片选）。
  • 计算专题参考：数据总线、地址总线与存储容量计算题深入理解 - CSDN —— 结合具体例题，详细剖析了 SRAM/DRAM 的地址线与数据线根数计算、主存字/字节编址下存储容量的设计与换算关系。
• Cache 地址映射：综合题的绝对热点。必须掌握直接映射和组相联映射：
  • 计算地址格式：给定主存容量、Cache 容量、块/行大小，计算出主存地址中标记（Tag）、组/行号（Index）、块内地址（Offset）各占多少位。
  • 命中率计算：结合主存地址流和 Cache 替换算法（如 LRU 算法）计算 Cache 的命中率。

3. 指令系统与寻址方式#

• 指令格式设计：给定指令总长度、操作码位数、寻址方式种类等，设计指令格式或计算某种地址类型指令的最大数量（核心思想是扩展操作码技术）。
• 有效地址 (EA) 计算：熟练计算不同寻址方式下的有效地址，特别是变址寻址（$EA = (IX) + D$）和相对寻址（$EA = (PC) + D$）。

4. CPU 与控制器#

• 微程序控制：理解机器指令和微指令的关系（一条机器指令由一段微程序来解释执行）。掌握微程序的入口地址是如何通过指令的操作码经映射逻辑（微地址映射 ROM/PLA）产生的。
• 流水线性能：掌握流水线吞吐率和加速比的计算公式。需注意，流水线的时钟周期取决于执行时间最长的那一个流水段。

5. 总线与 I/O 系统#

• 总线带宽计算：掌握以下计算公式：
  • 在单时钟周期总线传送时： $\text{总线带宽} = \frac{\text{总线宽度}}{8} \times \text{总线频率}$
  • 若一个总线周期包含多个时钟周期： $\text{总线带宽} = \frac{\text{总线宽度}}{8} \times \frac{\text{时钟频率}}{\text{每个总线周期的时钟数}}$
• 中断处理：理解中断处理的完整流程：请求 $\to$ 响应 $\to$ 保护现场 $\to$ 中断服务 $\to$ 恢复现场 $\to$ 中断返回。掌握中断屏蔽字在实现中断优先级动态修改时的应用与计算。
• DMA 方式：核心特点是数据传送不经过 CPU，直接在主存和 I/O 设备间进行，适用于高速设备。

---

二、 易混淆知识点辨析#

1. 指令周期 vs 机器周期 (CPU 周期) vs 时钟周期#

• 相互关系：一个指令周期包含若干个机器周期，一个机器周期包含若干个时钟周期。
• 核心辨析：
  • 时钟周期：计算机中最基本的、最小的时间单位，是 CPU 主频的倒数，用以决定 CPU 的基本工作节拍。
  • 机器周期（CPU 周期）：完成一个基本操作（如一次访存或一次 ALU 运算）所需的时间，常以主存的存取周期为基准。
  • 指令周期：执行一条完整机器指令（从取指到执行完毕）所需要的全部时间。不同指令的指令周期通常不同。

2. 变址寻址 vs 基址寻址#

• 相似点：有效地址的计算公式均为： $EA = \text{寄存器内容} + D \quad (\text{形式地址})$
• 核心区别：
  • 应用场景不同：变址寻址中形式地址 $D$ 是固定的，变址寄存器内容可变，主要用于处理数组等连续存储的数据结构；基址寻址中基址寄存器内容通常由操作系统或编译程序设定（运行期间保持不变），位移量 $D$ 可变，主要用于程序浮动和扩大寻址空间。
  • 修改权限不同：变址寄存器的内容允许用户程序员修改；而基址寄存器的内容通常只能由操作系统修改，用户程序员无权修改。

3. 中断方式 vs DMA 方式#

• 核心区别：数据传送过程中是否占用 CPU 时间。
• 中断方式：I/O 设备准备就绪后向 CPU 发出中断请求，CPU 响应后暂停当前程序，转去执行中断服务程序以完成传送。数据的每一字节/字传输都需要 CPU 介入，开销较大。
• DMA 方式：CPU 仅在数据块传送开始前（初始化配置 DMAC）和传送结束后（处理中断报告）介入。整个数据块的传送由 DMA 控制器 (DMAC) 全权接管，直接在主存与 I/O 设备间高速传输，不占用 CPU 时间。

4. 微指令 vs 机器指令#

• 面向对象不同：机器指令是面向用户或系统程序员的；微指令则是面向计算机硬件设计者的。
• 相互关系：一条机器指令的执行逻辑由一段微程序（若干条微指令的有序组合）来解释和实现。
• 存储介质不同：机器指令存放在主存（内存）中；微指令存放在 CPU 内部的**控制存储器（控存）**中。

---

三、 核心概念对比#

第一章：计算机系统概述#

1. 计算机主要性能指标#

• 机器字长：指 CPU 一次能够并行处理的二进制数据位数。它通常与 CPU 内部寄存器和 ALU 的位数一致。字长越长，数的表示范围越广，计算精度也越高。
• 总线宽度：主要指数据总线的宽度，即总线能够一次并行传送的二进制位数。它决定了 CPU 与外界进行单次数据交换的最大通量。

2. CPU 速度指标#

• CPU 主频：CPU 内部的时钟频率（单位为 Hz，如 GHz），决定了 CPU 的基本工作节拍。主频越高，基本动作的频率越高。
• 时钟周期：主频的倒数，是计算机中最基本的时间单位。
• CPI (Clock cycles Per Instruction)：执行一条机器指令所需的平均时钟周期数。
• MIPS (Million Instructions Per Second)：每秒执行的百万条指令数，用来评估 CPU 的运算速度。其计算公式为： $\text{MIPS} = \frac{\text{主频}}{\text{CPI} \times 10^6}$

第三章：存储系统#

1. 随机存储器 (RAM) 特性#

• 存储容量：存储器能够存储的二进制信息总量，通常表示为： $\text{存储容量} = \text{存储单元个数} \times \text{存储字长}$
• 存储单元个数与地址线位数的关系：若 CPU 有 $n$ 根地址线，则最大可寻址的存储单元个数为 $2^n$ 个。
• 存储单元字长与数据线位数的关系：数据线的根数决定了 CPU 一次能读写的二进制位数，即存储器的字长。
• 按字节/按字编址方式：
  • 按字节编址：每一个存储单元大小为 1 字节（8 位），每个字节分配一个唯一的地址。
  • 按字编址：每一个存储单元大小为 1 个机器字（如 16 位、32 位等），按字进行编址。相同的存储空间，按字编址的寻址范围会小于按字节编址的寻址范围。

2. 存储器容量扩展#

• 位扩展：用于芯片存储单元数符合要求、但字长位数不足的场景。方法是将多片芯片的地址线、片选线和读写控制线并联，而数据线分别接到数据总线的不同位上。
• 字扩展：用于芯片字长位数符合要求、但存储单元数不足的场景。方法是将多片芯片的数据线、读写控制线并联，地址线低位并联，高位部分经片选译码器产生片选信号，控制不同芯片的启用。
• 字位扩展：字扩展与位扩展的结合，同时增加存储单元数量与数据位数。

第四章：指令系统#

1. 寻址方式与数据位置类型#

• RR 型 (Register-Register)：操作数均存放在寄存器中，速度最快。
• RS 型 (Register-Storage)：一个操作数在寄存器中，另一个操作数在主存（存储器）中。
• SS 型 (Storage-Storage)：操作数均存放在主存中，因需多次访存，速度最慢。

2. 寻址空间计算#

• 直接寻址：有效地址直接在指令中给出，寻址范围由指令中的地址码位数 $n$ 决定，最大为 $2^n$。
• 间接寻址：指令中的地址码给出的是存放有效地址的内存单元地址。其寻址空间取决于主存单元的位数（或地址寄存器的位数），与指令中的地址码位数无关。

3. 指令格式设计#

• 基本格式：通常由操作码 (OP) 和地址码 (A) 组成，部分指令还会包含寻址方式特征位。
• 扩展操作码：在指令总长度固定的前提下，通过使不同地址数指令具有不同长度的操作码，实现在指令条数与寻址范围之间的平衡（即短操作码留给多地址指令，长操作码留给单地址或无地址指令）。

第五章：中央处理器#

1. 指令周期的四个阶段#

• 取指周期：从主存储器中将指令取出并放入指令寄存器 (IR) 中。
• 间指周期：若采用间接寻址，此阶段用于从主存中读取操作数的有效地址。
• 执行周期：根据指令要求进行算术/逻辑运算或完成指定的数据传送操作。
• 中断周期：在一条指令执行周期的末尾，若检测到有中断请求，进入该周期进行中断现场保护 and 硬件响应。

2. 微程序控制器原理#

• 基本工作原理：核心思想是将一条机器指令的执行过程细化为一段微程序（由一系列微指令组成），存储在 CPU 的控制存储器中。通过逐条取出微指令来生成硬件控制信号。
• 核心概念：
  • 微指令：控制计算机完成若干个微操作的命令集合，包含微操作控制字段和下条微指令的微地址字段。
  • 微地址：微指令在**控制存储器（控存）**中的物理存放地址。
  • 操作码-地址映射：机器指令取出后，其操作码 (OP) 字段通过映射逻辑（通常是 ROM 查找表或组合逻辑）直接转换成对应微程序的入口微地址。

第六章：总线系统#

1. 总线核心技术指标#

• 总线宽度：指数据总线能够同时并行传送的二进制数据位数（如 32 位、64 位）。
• 总线周期：在总线上完成一次独立、完整的数据传输所需要的时间。
• 总线带宽：单位时间内总线上能够传输的最大数据量（通常以 MB/s 为单位）。
  • 计算公式： $\text{总线带宽} = \frac{\text{总线宽度}}{8} \times \text{总线频率}$ 若一次总线传输（总线周期）占用多个时钟周期，则： $\text{总线频率} = \frac{\text{时钟频率}}{\text{每个总线周期时钟数}}$

第七章：外围设备#

1. 硬盘存储器与磁记录#

• 信息记录方式：磁盘表面划分为若干个同心圆（磁道），每条磁道进一步划分为若干个扇区。所有盘片上半径相同的磁道组合在一起称为一个柱面。
• 数据记录顺序：为了减少寻道时磁头的移动距离和时间，数据录入通常按照**“柱面”**顺序进行（先写满当前柱面的所有磁道，再移动磁头到下一个柱面）。
• 主要技术指标：
  • 存储容量公式： $\text{存储容量} = \text{磁头数(盘面数)} \times \text{单面磁道数} \times \text{单磁道扇区数} \times \text{单扇区字节数}$
  • 数据传输率：单位时间内磁盘能读写的数据字节数，主要由磁盘的旋转速度和记录的位密度决定。

第八章：输入输出系统#

1. 程序中断方式与处理流程#

• 中断请求：I/O 设备数据准备就绪后，向 CPU 发出中断请求信号。
• 中断响应：CPU 在当前指令执行周期的最后一个时钟周期检测并响应该请求。响应时，硬件排队器工作，并由硬件自动执行“关中断”、“保护断点 (PC 存入栈/特殊寄存器)”和“向量寻址”等操作。
• 中断服务：CPU 根据中断向量找到对应的中断服务程序 (ISR) 入口，执行实际的数据读取或写入操作。
• 中断返回：中断服务程序结束后，执行中断返回指令 (IRET)，硬件自动恢复程序断点 (PC)，使被中断的主程序继续运行。
• 中断屏蔽与优先级修改：通过修改中断屏蔽寄存器中的“屏蔽字”来实现。每一个中断源对应屏蔽字中的一位（1 表示屏蔽，0 表示开放）。动态修改屏蔽字可以改变 CPU 响应和处理中断的实际优先级顺序。

---

四、 核心对比表格#

1. I/O 控制方式对比#

对比维度	程序查询方式	中断方式	DMA 方式
CPU 干预程度	CPU 全程轮询，等待 I/O 就绪	CPU 仅在数据传送时介入，执行中断服务程序	CPU 仅在数据传送开始和结束时介入
硬件开销	最小	较大（需中断控制器）	最大（需 DMA 控制器）
并行程度	主机与外设完全串行工作	主机与外设可并行工作	DMA 控制器与主机 CPU 高度并行工作

2. Cache 映射方式对比#

对比维度	直接映射	全相联映射	组相联映射
地址格式	标记 (Tag) + 行号 (Index) + 块内地址 (Offset)	标记 (Tag) + 块内地址 (Offset)	标记 (Tag) + 组号 (Index) + 块内地址 (Offset)
块冲突概率	最高	最低（无冲突）	居中（仅在同组内可能发生冲突）
硬件成本	最低	最高	居中

3. CPU 控制器类型对比#

对比维度	硬布线控制器	微程序控制器
实现方式	组合逻辑电路	存储逻辑（控制存储器 + 微程序）
执行速度	快	慢
灵活性与规整性	规整性差，设计与修改极其困难	规整性好，只需修改微程序即可实现指令修改