计算机组成原理课后习题集#

1. 存储器容量扩展与芯片连接设计 (P94 例 4.1)#

设 CPU 有 $16$ 根地址线、$8$ 根数据线，并用 $\overline{\text{MREQ}}$ 作为访存控制信号（低电平有效），用 $\text{WR}$ 作为读/写控制信号（高电平为读，低电平为写）。

现有下列存储芯片：

• $1\text{ K}\times 4$ 位 RAM
• $4\text{ K}\times 8$ 位 RAM
• $8\text{ K}\times 8$ 位 RAM
• $2\text{ K}\times 8$ 位 ROM
• $4\text{ K}\times 8$ 位 ROM
• $8\text{ K}\times 8$ 位 ROM
• $74138$ 译码器及各种门电路

请画出 CPU 与存储器的连接图，并满足以下要求：

1. 主存地址空间分配：
   • $6000\text{H} \sim 67\text{FFH}$ 为系统程序区。
   • $6800\text{H} \sim 6\text{BFFH}$ 为用户程序区。
2. 合理选用上述存储芯片，说明各选几片。
3. 详细画出存储芯片的片选逻辑图。

---

2. 浮点数补码加法运算 (P292 题 7)#

假设阶码取 $3$ 位，尾数取 $6$ 位（均不包括符号位），请用补码计算下列浮点数的加法：

$\left[ 2^5 \times \frac{11}{16} + \left[ 2^4 \times \left( -\frac{9}{16} \right) \right] \right]$

---

3. 扩展操作码指令格式设计 (题 8)#

假设指令字长为 $16$ 位，每个操作数（地址字段）为 $4$ 位，指令有零地址、一地址、二地址三种格式。

1. 采用扩展操作码技术，若三地址指令有 $X$ 种，二地址指令有 $Y$ 种，且没有零地址指令，则一地址指令最多有几种？

---

4. 指令格式与寻址方式分析 (题 9)#

某机主存容量为 $4\text{ M} \times 16$ 位，且存储字长等于指令字长。若该机指令系统可完成 $108$ 种操作，操作码固定，且具有直接、间接、变址、基址、相对、立即等六种寻址方式。试回答以下问题：

1. 画出一地址指令格式并指出各字段的作用与位数分配。
2. 该指令直接寻址的最大范围。
3. 一次间接寻址和多次间接寻址的寻址范围。
4. 立即数的范围（用十进制表示）。
5. 相对寻址的位移量范围（用十进制表示）。
6. 在上述六种寻址方式的指令中：
   • 哪一种执行时间最长？为什么？
   • 哪一种便于程序浮动？
   • 哪一种最适合处理数组问题？

---

5. 多重中断与 CPU 运行轨迹 (题 10)#

设某机有 $4$ 个中断源 $1$、$2$、$3$、$4$，其硬件响应优先级按 $1 \rightarrow 2 \rightarrow 3 \rightarrow 4$ 降序排列。现要求通过设置中断屏蔽字，将实际的中断处理次序改为 $4 \rightarrow 1 \rightarrow 3 \rightarrow 2$。

• 请根据题目所给的 $4$ 个中断源请求时刻，画出 CPU 执行程序的轨迹图。
• （注：设每个中断源的中断服务程序执行时间均为 $20\ \mu\text{s}$）

---

6. CPU 微操作与指令流程设计 (题 11)#

设 CPU 内含有以下寄存器与部件：$\text{PC}$、$\text{IR}$、$\text{MAR}$、$\text{MDR}$、$\text{AC}$、$\text{CU}$。请写出以下阶段的全部微操作步骤：

1. 写出取指周期的全部微操作；
2. 写出间指周期的全部微操作；
3. 写出加法指令 $\text{Add}$ 的完整执行流程。