计算机组成原理模拟试题（七）及参考答案#

一、 选择题#

14. 堆栈寻址方式中，设A 为累加器，SP 为堆栈指示器，MSP 为SP 指示的栈顶单元。如果进栈操作的动作顺序是（A） $\to$ MSP，(SP)-1 $\to$ SP。那么出栈操作的动作顺序应为______。 [ B ]

• A. (MSP) $\to$ A，(SP)+1 $\to$ SP
• B. (SP)+1 $\to$ SP，(MSP) $\to$ A
• C. (SP-1) $\to$ SP，(MSP) $\to$ A
• D. (MSP) $\to$ A，（SP）-1 $\to$ SP

15. 当采用______对设备进行编址情况下，不需要专门的I/O 指令组。 [ A ]

• A. 统一编址法
• B. 单独编址法
• C. 两者都是
• D. 两者都不是

16. 下面有关“中断”的叙述，______是不正确的。 [ A ]

• A. 一旦有中断请求出现，CPU 立即停止当前指令的执行，转而去受理中断请求
• B. CPU 响应中断时暂停运行当前程序，自动转移到中断服务程序
• C. 中断方式一般适用于随机出现的服务
• D. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作

17. 下面叙述中，______是正确的。 [ B ]

• A. 总线一定要和接口相连
• B. 接口一定要和总线相连
• C. 通道可以替代接口
• D. 总线始终由CPU 控制和管理

18. 在下述指令中，I 为间接寻址，______指令包含的CPU 周期数最多。 [ C ]

• A. CLA
• B. ADD 30
• C. STA I 31
• D. JMP 21

19. 设寄存器位数为8 位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，寄存器内为______。 [ C ]

• A. 27H
• B. 9BH
• C. E5H
• D. 5AH

20. 某存储器芯片的存储容量为 $8\text{K} \times 12$ 位，则它的地址线为______。 [ C ]

• A. 11
• B. 12
• C. 13
• D. 14

---

二、 填空题#

1. 计算机软件一般分为两大类：一类叫 A. 系统软件 , 另一类叫 B. 应用软件。操作系统属于 C. 系统软件 类。
2. 一位十进制数，用BCD 码表示需 A. 4 位二进制码，用ASCII 码表示需 B. 7 位二进制码。
3. 主存储器容量通常以KB 表示，其中K= A. $2^{10}$ ; 硬盘容量通常以GB 表示，其中G= B. $2^{30}$。
4. RISC 的中文含义是 A. 精简指令系统计算机 , CISC 的中文含义是 B. 复杂指令系统计算机。
5. 主存储器的性能指标主要是存储容量、 A. 存取时间 、 B. 存储周期 和 C. 存储器带宽。
6. 由于存储器芯片的容量有限，所以往往需要在 A. 字向 和 B. 位向 两方面进行扩充才能满足实际需求。
7. 指令寻址的基本方式有两种， A. 顺序寻址方式 和 B. 跳跃寻址方式。
8. 存储器和CPU 连接时，要完成 A. 地址线 的连接； B. 数据线 的连接和 C. 控制线 的连接，方能正常工作。
9. 操作控制器的功能是根据指令操作码和 A. 时序信号 ，产生各种操作控制信号，从而完成 B. 取指令 和执行指令的控制。

---

三、 简答题#

题目 1：指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。#

• 时间上：取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。

• 空间上：从内存读出的指令流流向控制器（指令寄存器），从内存读出的数据流流向运算器（通用寄存器）。

题目 2：什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？#

• 指令周期：完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。

• 机器周期：也称为CPU 周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。

• 时钟周期：时钟频率的倒数，也可称为节拍脉冲或T 周期，是处理操作的最基本单位。

相互关系公式： 一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。

题目 3：简要描述外设进行DMA 操作的过程及DMA 方式的主要优点。#

• DMA 操作过程：

1. 外设发出DMA 请求；

2. CPU 响应请求，DMA 控制器从CPU 接管总线的控制；

3. 由DMA 控制器执行数据传送操作；

4. 向CPU 报告DMA 操作结束。

• 主要优点：数据传送速度快。

题目 4：在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？#

• 最长与最短：寄存器-寄存器型执行速度最快，存储器-存储器型执行速度最慢。

• 原因：因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。

---

四、 应用题 / 计算题#

题目 1：求十进制数 -113 的原码表示，反码表示，补码表示和移码表示（用 8 位二进制表示，并设最高位为符号位，真值为 7 位）。#

解题答案：

• 原码：11110001
• 反码：10001110
• 补码：10001111
• 移码：00001111

---

题目 2：某机指令格式如图所示，图中 X 为寻址特征位。且 X=0 时不变址；X=1 时用变址寄存器 X1 进行变址；X=2 时用变址寄存器 X2 进行变址；X=3 时相对寻址。设（PC）=1234H，（X1）=0037H，（X2）=1122H，请确定下列指令的有效地址（均用十六进制表示，H 表示十六进制）：(1) 4420H (2) 2244H (3) 1322H (4) 3521H (5) 6723H#

解题答案：

1. 0020H
2. 1166H
3. 1256H
4. 0058H
5. 1257H

---

题目 3：将十进制数 $354\frac{5}{8}$ 转换成二进制数、八进制数、十六进制数和BCD 数。#

解题答案：

• 十六进制：$(354\frac{5}{8})_{10} = (162.\text{A})_{16}$
• 二进制：$(354\frac{5}{8})_{10} = (101100010.1010)_2$
• 八进制：$(354\frac{5}{8})_{10} = (542.5)_8$
• BCD码：$(354\frac{5}{8})_{10} = (0011 0101 0100.0110 0010 0101)_{\text{BCD}}$

---

题目 4：浮点数格式如下：1 位阶符，6 位阶码，1 位数符，8 位尾数，请写出浮点数所能表示的范围（只考虑正数值）。#

解题答案：

• 最小值： $2^{-111111} \times 0.00000001$

• 最大值： $2^{111111} \times 0.11111111$

---

题目 5：现有一 $64\text{K} \times 2$ 位的存储器芯片，欲设计具有同样存储容量的存储器，应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。#

解题步骤： 设地址线为 $x$ 根，数据线为 $y$ 根，则有：

$2^x \times y = 64\text{K} \times 2$

• 若 $y = 1$，则 $x = 17$，引脚之和 = $17 + 1 = 18$
• 若 $y = 2$，则 $x = 16$，引脚之和 = $16 + 2 = 18$
• 若 $y = 4$，则 $x = 15$，引脚之和 = $15 + 4 = 19$
• 若 $y = 8$，则 $x = 14$，引脚之和 = $14 + 8 = 22$

结论： 因此，当数据线为 1 或 2 时，引脚之和最小，为 18。共有 2 种解答。

---

题目 6：异步通信方式传送 ASCII 码，数据位 8 位，奇校验 1 位，停止位 1 位。计算当波特率为 4800 时，字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？#

解题步骤：

1. 每个字符格式包含 10 个位（8位数据 + 1位校验 + 1位停止），因此字符传送速率为：

$\text{字符传送速率} = 4800 \div 10 = 480 \text{ 字符/秒}$

2. 每个数据位的时间长度 $T$ 为：

$T = \frac{1}{4800} \approx 0.208\text{ms}$

3. 数据位的传送速率为：

$\text{数据位传送速率} = 8 \times 480 = 3840 \text{ 位/秒}$

---

题目 7：已知某 8 位机的主存采用半导体存储器，地址码为 18 位，采用 $4\text{K} \times 4$ 位的 SRAM 芯片组成该机所允许的最大主存空间，并选用模块条形式，问：（1）若每个模块条为 $32\text{K} \times 8$ 位，共需几个模块条？（2）每个模块条内有多少片 RAM 芯片?（3）主存共需多少 RAM 芯片？CPU 需使用几根地址线来选择各模块？使用何种译码器？#

解题步骤：

1. 模块条数量：

$(2^{18} \times 8) \div (32\text{K} \times 8) = 256\text{K} \div 32\text{K} = 8 \text{ 个模块条}$

2. 每个模块条内的芯片数：

$(32\text{K} \times 8) \div (4\text{K} \times 4) = 16 \text{ 片芯片}$

3. 总芯片数与译码器控制：

• 主存共需： $8 \times 16 = 128 \text{ 片芯片}$

• 为了选择各模块，CPU 需使用 3 根地址线选择模块条，使用 3:8 译码器。