计算机组成原理模拟试题（六）及参考答案#

---

一、 选择题#

在每小题列出的备选项中只有一项（或多项）是符合题目要求的，请将其选出并将代码填写在题后的括号内。

1. 完整的计算机系统应包括______。 [ D ]

   • A. 运算器、存储器、控制器
   • B. 外部设备和主机
   • C. 主机和实用程序
   • D. 配套的硬件设备和软件系统

2. 用于对某个寄存器中操作数的寻址方式称为______寻址。 [ C ]

   • A. 直接
   • B. 间接
   • C. 寄存器直接
   • D. 寄存器间接

3. 程序控制类指令的功能是______。 [ D ]

   • A. 进行算术运算和逻辑运算
   • B. 进行主存和 CPU 之间的数据传送
   • C. 进行 CPU 和 I/O 设备之间的数据传送
   • D. 改变程序执行的顺序

4. 中央处理器（CPU）是指______。 [ C ] (注：原题答案为 B、C，标准释义下包含运算器、控制器和 Cache)

   • A. 运算器
   • B. 控制器
   • C. 运算器、控制器和 cache
   • D. 运算器、控制器和主存储器

5. 计算机使用总线结构的主要优点是便于实现积木化，同时______。 [ C ] (注：标准表述为减少了信息传输线的条数)

   • A. 减少了信息传输量
   • B. 提高了信息传输的速度
   • C. 减少了信息传输线的条数

6. 在集中式总线仲裁中, ______方式对电路故障最敏感。 [ A ] (注：纠正原答案 C 的疏漏，链式查询因信号串行级联，对故障最敏感)

   • A. 链式查询
   • B. 计数器定时查询
   • C. 独立请求

7. 在微型机系统中，外围设备通过______与主板的系统总线相连接。 [ A ] (注：纠正原答案 C 的疏漏，外设通过接口适配器连接总线)

   • A. 适配器
   • B. 设备控制器
   • C. 计数器
   • D. 寄存器

8. 3.5 英寸软盘记录方式采用______。 [ C ] (注：纠正原答案 B 的疏漏，高密度 HD 为标准 1.44MB 软盘格式)

   • A. 单面双密度
   • B. 双面双密度
   • C. 双面高密度
   • D. 双面单密度

9. 为了便于实现多级中断，保存现场信息最有效的方式是采用______。 [ B ]

   • A. 通用寄存器
   • B. 堆栈
   • C. 存储器
   • D. 外存

10. 周期挪用方式多用于______方式的输入输出中。 [ A ] (注：纠正原答案 B 的疏漏，周期挪用是 DMA 的经典工作模式)

    • A. DMA
    • B. 中断
    • C. 程序传送
    • D. 通道

11. MO 型光盘和 PC 型光盘都是______型光盘。 [ C ] (注：纠正原答案 A 的疏漏，MO 为磁光盘，PC 为相变光盘，皆为可擦写重写型)

    • A. 只读
    • B. 一次
    • C. 重写

12. 并行 I/O 标准接口 SCSI 中，一个主适配器可以连接______台具有 SCSI 接口的设备。 [ B ] (注：纠正原答案 C 的疏漏，SCSI-1 可连 7 台，宽带 SCSI 可连 15 台)

    • A. 6
    • B. 7～15
    • C. 8
    • D. 10

---

二、 填空题#

1. 存储 A. 程序 并按 B. 地址 顺序执行，这是冯·诺依曼型计算机的工作原理。
2. 计算机的 A. 软件系统 是计算机 B. 体系 结构的重要组成部分，也是计算机不同于一般电子设备的本质所在。
3. 一个定点数由 A. 符号位 和 B. 数值域 两部分组成。
4. CPU 能直接访问 A. Cache (高速缓存) 和 B. 主存储器 (内存)，但不能直接访问磁盘和光盘。
5. 指令格式是指令用 A. 二进制代码 表示的结构形式，通常格式中由操作码字段和 B. 地址码 字段组成。
6. 主存储器的性能指标主要是存储容量、存取时间、 A. 存储周期 和 B. 存储器带宽。
7. RISC 机器一定是 A. 流水线 CPU，但后者不一定是 RISC 机器，奔腾（Pentium）机属于 B. CISC 机器。
8. 计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用： A. 并行 传送、 B. 串行 传送和 C. 复用 (分时复用) 传送。
9. 软磁盘和硬磁盘的 A. 存储原理 (磁记录原理) 基本相同，但在 B. 物理结构 和 C. 性能指标 (容量与速度) 上存在较大差别。

---

三、 简答题#

1. 说明计数器定时查询工作原理。#

• 工作原理： 总线上的任一设备要求使用总线时，通过总线请求线（BR）发出请求信号。总线控制器接收到信号后，在总线忙信号（BS）为“0”（即总线空闲）的条件下，启动内部计数器开始计数。计数器的值通过一组设备地址线发送到各个设备。 各个设备接口均有地址判别电路，当地址线上的计数值与发出请求的设备地址一致时，该设备将总线忙信号（BS）置为“1”，获得总线使用权，同时系统中止计数查询。

2. 什么是刷新存储器？其存储容量与什么因素有关？#

• 刷新存储器（VRAM，显存）： 为了不断提供刷新图像的视频信号，必须将一帧图像的信息连续、稳定地存储在专用的存储器中，这种存储器称为刷新存储器或视频存储器。
• 影响容量的因素： 其存储容量与屏幕分辨率（像素点的行数 $\times$ 列数）以及图像灰度级（或色彩位数）直接相关。分辨率越高、灰度或色彩级数越多（即每个像素占用的位数越多），所需的刷新存储器容量就越大。

3. 外围设备的 I/O 控制方式分哪几类？各具什么特点？#

1. 程序查询方式： CPU 必须通过程序不断查询外设状态。特点是硬件结构简单，但 CPU 与外设只能串行工作，外设传送期间 CPU 处于等待状态，工作效率极低。
2. 程序中断方式： 适用于随机出现的服务。当外设准备就绪时向 CPU 发出中断请求。特点是实现了 CPU 与外设的并行工作，节省了 CPU 的查询时间，但硬件结构相对复杂，且由于频繁中断，不适合高速大批量数据传输。
3. 直接内存访问（DMA）方式： 数据传输由 DMA 控制器（DMAC）接管，直接在主存与外设间传输。特点是数据传输速度极高，仅受内存访问时间限制。不需要 CPU 编写程序干预，适用于高速外设的大批数据交换，但需要较复杂的专用硬件。
4. 通道方式： 引入了能够执行通道程序的硬件通道，实现对外设的统一管理。特点是大大提高了 CPU 的工作效率，实现多个外设与内存之间的并行传送，多见于大中型计算机系统。
5. 外围处理机（PPU）方式： 通道方式的进一步发展。PPU 基本上是独立于主机运行的专用处理机，其结构更接近普通处理机，独立性更强。

4. 什么是指令周期？什么是机器周期？什么是时钟周期？三者有什么关系？#

• 指令周期： 指 CPU 取出并执行一条指令所需的全部时间。
• 机器周期（CPU 周期）： 通常将一条指令的执行过程划分为若干个阶段（如取指、译码、执行），每个阶段所占用的时间即为一个机器周期。一般以访问一次主存所需的最短时间作为基准机器周期。
• 时钟周期（节拍脉冲/T周期）： 计算机主频的倒数，是 CPU 操作的最基本、最小的时间单位。
• 三者关系： 一个指令周期通常由若干个机器周期组成，而一个机器周期又包含若干个时钟周期。用公式可定性表示为： $\text{指令周期} = \sum \text{机器周期} = \sum \left( n \times \text{时钟周期} \right)$

---

四、 应用题#

1. 已知 $X = 0.1011$，$Y = -0.0101$，求 $[X/2]_补$, $[X/4]_补$, $[-X]_补$，$[Y/2]_补$, $[Y/4]_补$, $[-Y]_补$。#

解： 首先求出 $X$ 和 $Y$ 的补码：

• $[X]_补 = 0.1011$
• $[Y]_原 = 1.0101 \implies [Y]_补 = 1.1011$

利用补码的移位和求负规则（移位时符号位保持不变，正数补0，负数补1；求 $[-X]_补$ 将 $[X]_补$ 连同符号位按位取反加1）：

• $[X/2]_补 = 0.01011$ （算术右移1位）
• $[X/4]_补 = 0.001011$ （算术右移2位）
• $[-X]_补 = 1.0101$ （对 $[X]_补$ 连同符号位取反加1）
• $[Y/2]_补 = 1.11011$ （算术右移1位，符号位“1”保持，高位补1）
• $[Y/4]_补 = 1.111011$ （算术右移2位，高位补1）
• $[-Y]_补 = 0.0101$ （对 $[Y]_补$ 连同符号位取反加1）

---

2. 机器数字长 8 位（含 1 位符号位），若机器数为 $81\text{H}$（十六进制），当它分别表示原码、补码、反码和移码时，等价的十进制数分别是多少？#

解： 将十六进制数 $81\text{H}$ 展开为 8 位二进制形式：$1000\,0001\text{B}$。

• 若为原码： 符号位为 1（负数），数值位为 $000\,0001\text{B} = 1$。等价的十进制数为 $-1$。
• 若为补码： 符号位为 1（负数），数值位取反加 1 还原为原码：$1111\,1110\text{B} + 1 = 1111\,1111\text{B}$（即 $-127$）。等价的十进制数为 $-127$。
• 若为反码： 符号位为 1（负数），数值位取反还原为原码：$1111\,1110\text{B}$（即 $-126$）。等价的十进制数为 $-126$。
• 若为移码： 移码的符号位与补码相反。由移码 $1000\,0001\text{B}$ 求对应的补码为 $0000\,0001\text{B}$，其对应的真值为 $+1$。等价的十进制数为 $+1$。

---

3. 用 $16\text{K} \times 16$ 位的 SRAM 芯片构成 $64\text{K} \times 32$ 位的存储器。要求画出该存储器的组成逻辑框图并简述连接逻辑。#

解：

1. 芯片数量计算： $\text{所需芯片总数} = \frac{64\text{K} \times 32\text{位}}{16\text{K} \times 16\text{位}} = 4 \times 2 = 8\text{片}$
2. 阵列构建（字位扩展）：
   • 位扩展： 2 片 $16\text{K} \times 16$ 的芯片并联，组合成 1 个 $16\text{K} \times 32$ 位的存储模块。
   • 字扩展： 共需要 4 个这样的存储模块来实现 $64\text{K}$ 的字长容量。
3. 地址与片选逻辑：
   • 芯片本身的容量为 $16\text{K}$，需要 14 条地址线（$A_{13} \sim A_0$）直接连接到所有芯片的地址引脚。
   • 总目标容量为 $64\text{K}$，需要 16 条地址线（$A_{15} \sim A_0$）。
   • 剩余的高位地址线 $A_{15}$、$A_{14}$ 用于连接一个 $2:4$ 译码器，产生的 4 个输出端分别连接到 4 个存储模块的片选端（$\overline{\text{CS}}$）。
4. 框图说明：
   • 数据线： $D_{31} \sim D_0$，其中低 16 位和高 16 位分别接并联的芯片。
   • 控制线： 读写控制信号（$\overline{\text{WE}}$）和总片选控制信号同步连至各芯片。

---

4. 指令格式如下所示，其中 OP 为操作码，试分析指令格式特点：#

15        10 9       6 5       2 1     0
+-----------+---------+---------+-----+
|    OP     | 源寄存器 |目标寄存器|  /  |
+-----------+---------+---------+-----+

解：该指令格式具有以下显著特点：

1. 操作码长度： 操作码字段（OP）占用 6 位（15~10位），理论上最多可以指定 $2^6 = 64$ 种不同的基本操作指令。
2. 指令字长： 该指令为固定单字长（16 位）指令。
3. 寻址结构（二地址指令）： 包含源寄存器字段（4位，96位）和目标寄存器字段（4位，52位），各可寻址 $2^4 = 16$ 个通用寄存器。
4. 指令类型（RR型）： 源操作数和目标操作数均存放在通用寄存器中，属于寄存器-寄存器（R-R）型指令。
5. 执行速度与应用： 由于两个操作数均在寄存器中，执行期间无需访问主存储器，因此这种指令的执行速度极快，常用于算术逻辑运算类指令。

---

5. CPU 结构如图所示（参考经典数据通路图），其中包含累加寄存器 AC、状态条件寄存器，以及其它四个未知寄存器。#

(1) 标明图中四个寄存器的名称。 (2) 简述指令从主存取到控制器的数据通路。 (3) 数据在运算器和主存之间进行存/取访问的数据通路。

解：

1. 寄存器命名：
   • a: 数据缓冲寄存器（DR 或 MDR）
   • b: 指令寄存器（IR）
   • c: 主存地址寄存器（AR 或 MAR）
   • d: 程序计数器（PC）
2. 取指数据通路（从主存至控制器）： $\text{PC} \to \text{AR} \to \text{主存储器} \to \text{DR} \to \text{IR} \to \text{操作控制器（译码并产生控制信号）}$
3. 数据存取数据通路（运算器与主存之间）：
   • 内存读（取数据）： $\text{主存 M} \to \text{DR} \to \text{ALU（算术逻辑单元）} \to \text{AC（累加器）}$
   • 内存写（存数据）： $\text{AC} \to \text{DR} \to \text{主存 M}$

---

6. 总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，画出读数据的同步时序图基本特征。#

解：

1. 五个核心阶段：
   • 总线请求阶段： 主模块（或主设备）发出总线使用请求。
   • 总线仲裁阶段： 总线控制器决定将下一周期的总线使用权分配给某一申请者。
   • 寻址阶段： 获得总线权的主模块发出本次传输的目的地址及相关读/写控制命令。
   • 信息传送阶段： 主模块与从模块之间进行实际的数据、代码或状态信息的交互。
   • 状态返回（结束）阶段： 从模块报告传输状态（或错误报告），撤销有关信号，释放总线。
2. 同步读周期时序图特征说明：
   • 由系统统一时钟信号（Clock）严格同步。
   • T1 周期： 主设备发出地址信号（Address Line）以及读控制信号（Read Command）。
   • T2 周期： 维持地址与读信号，给从设备留出译码与寻址缓冲时间。
   • T3 周期： 从设备将准备好的数据放置到数据总线（Data Line）上，主设备在时钟沿进行采样读取。
   • T4 周期： 传输完成，主设备撤销读命令和地址信号，从设备撤销数据信号，周期结束。

---

7. 举出三种中断向量产生的方法。#

解：常用的中断向量产生（即寻找中断服务程序入口地址）方法有：

1. 硬件向量法（编码电路直接产生）： 由硬件中断优先级编码电路根据当前触发的中断源，直接组合生成对应的中断向量地址，并送入 CPU 的 PC 中。这种方法响应速度最快。
2. 硬件间接寻址法（基址+偏移量）： 硬件电路产生一个相对的“位移量（偏移量）”，将其与 CPU 内部某个专用寄存器（如中断向量表基址寄存器）中存放的基地址相加，计算得到最终的中断服务程序入口地址。
3. 向量地址转移法（软件转移跳板）： 由硬件优先级编码电路产生一组固定的硬件地址，而在该特定地址的存储单元中，事先存放的是一条跳转指令（如 JMP XXX）。CPU 执行该特定单元的转移指令，从而间接跳转转入对应的中断服务程序。

---

8. CD-ROM 光盘的外缘有 5mm 的范围因记录数据困难，一般不使用，故标准的播放时间为 60 分钟。请计算在 Mode 2 情况下该光盘的存储容量是多少？#

解：

1. 计算总扇区（帧）数： 根据标准，CD-ROM 每秒播放 75 帧（即 75 个扇区）。 $\text{扇区总数} = 60\text{分钟} \times 60\text{秒/分钟} \times 75\text{扇区/秒} = 270,000\text{个}$
2. 确定 Mode 2 每扇区用户数据大小：
   • CD-ROM 的标准数据块总大小为 2352 字节。
   • Mode 2（模式2）由于主要用于存放允许容错的声音、图像等多媒体数据，取消了部分纠错码（ECC），其每扇区专门用于存放用户数据的空间为 2336 字节。
3. 计算总容量： $\text{总字节数} = 270,000 \times 2,336 = 630,720,000\text{字节}$ 转换为二进制常用单位（MB）： $\text{存储容量} = \frac{630,720,000}{1024 \times 1024} \approx 601.5\text{MB}$ (按工业或十进制定义计算：$630,720,000 / 10^6 \approx 630.7\text{MB}$。通常题目采用二进制转换，答案为 $601\text{MB}$)