计算机组成原理模拟试题（二）及参考答案#

一、 选择题#

1. 在下列机器数______中，零的表示形式是唯一的。 [ B ]

• A. 原码
• B. 补码
• C. 反码
• D. 原码和反码

2. CRT 的分辨率为1024×1024，颜色深度为8 位，则刷新存储器的存储容量是______。 [ B ]

• A. 2MB
• B. 1MB
• C. 8MB
• D. 1024B

3. 在定点二进制运算器中，减法运算一般通过______来实现。 [ D ]

• A. 原码运算的二进制减法器
• B. 补码运算的二进制减法器
• C. 补码运算的十进制加法器
• D. 补码运算的二进制加法器

4. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 [ B ]

• A. 隐含寻址
• B. 立即寻址
• C. 寄存器寻址
• D. 直接寻址

5. 信息只用一条传输线，且采用脉冲传输的方式称为______。 [ A ]

• A. 串行传输
• B. 并行传输
• C. 并串行传输
• D. 分时传输

6. 和外存储器相比，内存储器的特点是______。 [ C ]

• A. 容量大、速度快、成本低
• B. 容量大、速度慢、成本高
• C. 容量小、速度快、成本高
• D. 容量小、速度快、成本低

7. CPU 响应中断的时间是______。 [ C ]

• A. 中断源提出请求
• B. 取指周期结束
• C. 执行周期结束

8. EPROM 是指______。 [ C ]

• A. 读写存储器
• B. 只读存储器
• C. 可编程的只读存储器
• D. 光擦除可编程的只读存储器

9. 下列数中最小的数是______。 [ B ]

• A. （1101001）2
• B. （52）8
• C. （133）8
• D. （30）16

10. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。 [ D ]

• A. 11001011
• B. 11010110
• C. 11000001
• D. 11001001

11. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用______。 [ C ]

• A. 堆栈寻址方式
• B. 立即寻址方式
• C. 隐含寻址方式
• D. 间接寻址方式

12. 用于对某个寄存器中操作数的寻址方式称为______寻址。 [ C ]

• A. 直接
• B. 间接
• C. 寄存器直接
• D. 寄存器间接

13. 中央处理器（CPU）包含______。 [ C ]

• A. 运算器
• B. 控制器
• C. 运算器、控制器和cache
• D. 运算器、控制器和主存储器

14. 在CPU 中跟踪指令后继地址的寄存器是______。 [ B ]

• A. 主存地址寄存器
• B. 程序计数器
• C. 指令寄存器
• D. 状态条件寄存器

15. 在集中式总线仲裁中，______方式响应时间最快。 [ C ]

• A. 链式查询
• B. 计数器定时查询
• C. 独立请求
• D. 以上三种相同

16. PCI 总线的基本传输机制是______。 [ D ]

• A. 串行传输
• B. 并行传输
• C. DMA 式传输
• D. 猝发式传输

17. 中断向量地址是______。 [ B ]

• A. 子程序入口地址
• B. 中断服务子程序入口地址
• C. 中断服务子程序出口地址
• D. 中断返回地址

18. CD-ROM 是______型光盘。 [ C ]

• A. 一次
• B. 重写
• C. 只读

19. 某计算机字长是16 位，它的存储容量是1MB，按字编址，它的寻址范围是______。 [ A ]

• A. 512K
• B. 1M
• C. 512KB

20. 一个16K × 32 位的存储器，其地址线和数据线的总和是______。 [ B ]

• A. 48
• B. 46
• C. 36
• D. 40

---

二、 填空题#

1. 计算机系统是由 A. 硬件系统 和软件两大部分组成，软件又分为 B. 系统软件 和 C. 应用软件。
2. 系统总线按传输信息的不同分为地址总线、 A. 数据总线 、 B. 控制总线 三大类。
3. 四位二进制补码所能表示的十进制整数范围是 A. +15 至 B. -16。
4. 半导体SRAM 靠 A. 触发器 存储信息，半导体DRAM 靠 B. 电容 存储信息。
5. 动态RAM 的刷新方式通常有 A. 集中 、 B. 分散 、 C. 异步 三种。
6. 完整的指令周期包括取指、 A. 间址 、 B. 执行 、 C. 中断 四个子周期，影响指令流水线性能的三种相关分别是 D. 结构 相关、 E. 数据 相关和控制相关。
7. Cache 和主存地址的映射方式有 A. 直接映射 、 B. 全相连 、 C. 组相连 三种。

---

三、 简答题#

题目1：什么叫指令？什么叫指令系统？#

• 指令：指令是计算机执行某种操作的命令，也就是常说的机器指令。

• 指令系统：一台机器中所有机器指令的集合，称这台计算机的指令系统。

题目2：一次程序中断大致可分为哪几个阶段？#

• 第一阶段：中断请求

• 第二阶段：中断判优

• 第三阶段：中断响应

• 第四阶段：中断服务

• 第五阶段：中断返回

---

四、 应用题 / 计算题#

题目1：设某机主频为8MHz，每个机器周期平均含2 个时钟周期，每条指令平均有2.5 个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4 个时钟周期，每条指令平均有5 个机器周期，则该机的平均指令执行速度又是多少MIPS？由此可得出什么结论？#

解题步骤：

1. 计算第一种情况下的执行速度：

• 时钟周期 = $\frac{1}{8\text{MHz}} = 0.125 \times 10^{-6}\text{s} = 125\text{ns}$
• 机器周期 = $125\text{ns} \times 2 = 250\text{ns}$
• 平均指令周期 = $250\text{ns} \times 2.5 = 625\text{ns}$
• 平均指令执行速度 = $\frac{1}{625\text{ns}} = 1.6\text{MIPS}$

2. 计算参数改变后的执行速度：

• 机器周期 = $125\text{ns} \times 4 = 500\text{ns} = 0.5\mu\text{s}$
• 平均指令周期 = $0.5\mu\text{s} \times 5 = 2.5\mu\text{s}$
• 平均指令执行速度 = $\frac{1}{2.5\mu\text{s}} = 0.4\text{MIPS}$

3. 得出结论： 两个主频相同的机器，执行速度不一定一样。

---

题目2：设某机有四个中断源A、B、C、D，其硬件排队优先次序为A,B,C,D，现要求将中断处理次序改为D,A,C,B。（1）写出每个中断源对应的屏蔽字。（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU 执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。#

解题步骤：

1. 根据新的处理次序确定屏蔽字： 在中断处理次序改为 $D > A > C > B$ 后，每个中断源新的屏蔽字如表所示： (原文档未提供具体表格数据，此处保留结论描述)
2. 画出CPU 执行轨迹： 根据新的处理次序，CPU 执行程序的轨迹如图所示。

---

题目3：设机器数字长为8 位（含一位符号位），若A = +15，B = +24，求$[A+B]*\text{补}$ 和$[A-B]*\text{补}$ 并还原成真值。#

解题步骤：

1. 求出各数的补码形式：

• $A = +15 = +0001111 \implies [A]_\text{补} = 0,0001111$
• $B = +24 = +0011000 \implies [B]_\text{补} = 0,0011000$
• $[-B]_\text{补} = 1,1101000$

2. 计算 $[A+B]_\text{补}$：

$[A+B]_\text{补} = [A]_\text{补} + [B]_\text{补} = 0,0001111 + 0,0011000 = 0,0100111$

• 还原真值：$A+B = +0100111 = +39$

3. 计算 $[A-B]_\text{补}$：

$[A-B]_\text{补} = [A]_\text{补} + [-B]_\text{补} = 0,0001111 + 1,1101000 = 1,1110111$

• 还原真值：$A-B = -0001001 = -9$

---

题目4：某机字长16 位，存储字长等于指令字长，若存储器直接寻址空间为128 字，变址时的位移量为-64~+63,16 个通用寄存器可作为变址寄存器。设计一套指令格式，满足下列寻址类型的要求：#

（1）直接寻址的二地址指令3 条；（2）变址寻址的一地址指令6 条；（3）寄存器寻址的二地址指令9 条；（4）直接寻址的一地址指令13 条。#

解题步骤：

1. 指令格式设计：

• 1. 二地址指令格式为相应操作码加上两个地址字段。
• 2. 变址寻址的一地址指令需要指出变址寄存器和位移量。 (题目提供信息不全，根据答案原样保留结构)

---

题目5：设CPU 共有16 根地址线，8 根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W 作读写命令信号（高电平为读，低电评为写）。现有8 片8KX8 位的RAM 芯片与CPU 相连，试回答：#

（1）用74138 译码器画出CPU 与存储芯片的连接图；（2）写出每片RAM 的地址范围；（3）根据图（1），若出现地址线A13 与CPU 断线，并搭接到高电平上,将出现什么后果？#

解题步骤：

1. 连接图设计： (依据74138译码逻辑进行连接)
2. 每片RAM的地址范围：

• 芯片1：0 ~ 8191 (0000H ~ 1FFFH)
• 芯片2：8192 ~ 16383 (2000H ~ 3FFFH)
• 芯片3：16384 ~ 24575 (4000H ~ 5FFFH)
• 芯片4：24576 ~ 32767 (6000H ~ 7FFFH)
• 芯片5：32768 ~ 40959 (8000H ~ 9FFFH)
• 芯片6：40960 ~ 49151 (A000H ~ BFFFH)
• 芯片7：49152 ~ 57343 (C000H ~ DFFFH)
• 芯片8：57344 ~ 65535 (E000H ~ FFFFH)

3. 断线后果分析： 如果地址线 $A_{13}$ 与CPU 断线并搭接到高电平上，将会出现 $A_{13}$ 恒为“1”的情况。此时存储器只能寻址 $A_{13}=1$ 的地址空间，$A_{13}=0$ 的另一半地址空间将永远访问不到。若对 $A_{13}=0$ 的地址空间进行访问，只能错误地访问到 $A_{13}=1$ 的对应空间中去。