计算机组成原理模拟试题（一）及参考答案#

一、 选择题#

1. 零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 [ C ]

• A. 立即数和栈顶
• B. 暂存器
• C. 栈顶和次栈顶
• D. 累加器

2. ______可区分存储单元中存放的是指令还是数据。 [ C ]

• A. 存储器
• B. 运算器
• C. 控制器
• D. 用户

3. 所谓三总线结构的计算机是指______。 [ B ]

• A. 地址线、数据线和控制线三组传输线
• B. I/O 总线、主存总线和DMA 总线三组传输线
• C. I/O 总线、主存总线和系统总线三组传输线
• D. 设备总线、主存总线和控制总线三组传输线

4. 某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 [ B ]

• A. 128K
• B. 64K
• C. 64KB
• D. 128KB

5. 主机与设备传送数据时，采用______，主机与设备是串行工作的。 [ A ]

• A. 程序查询方式
• B. 中断方式
• C. DMA 方式
• D. 通道

6. 在整数定点机中，下述第______种说法是正确的。 [ B ]

• A. 原码和反码不能表示-1，补码可以表示-1
• B. 三种机器数均可表示-1
• C. 三种机器数均可表示-1，且三种机器数的表示范围相同
• D. 三种机器数均不可表示-1

7. 变址寻址方式中，操作数的有效地址是______。 [ C ]

• A. 基址寄存器内容加上形式地址（位移量）
• B. 程序计数器内容加上形式地址
• C. 变址寄存器内容加上形式地址
• D. 以上都不对

8. 向量中断是______。 [ C ]

• A. 外设提出中断
• B. 由硬件形成中断服务程序入口地址
• C. 由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
• D. 以上都不对

9. 一个节拍信号的宽度是指______。 [ C ]

• A. 指令周期
• B. 机器周期
• C. 时钟周期
• D. 存储周期

10. 将微程序存储在EPROM 中的控制器是______控制器。 [ A ]

• A. 静态微程序
• B. 毫微程序
• C. 动态微程序
• D. 微程序

11. 隐指令是指______。 [ D ]

• A. 操作数隐含在操作码中的指令
• B. 在一个机器周期里完成全部操作的指令
• C. 指令系统中已有的指令
• D. 指令系统中没有的指令

12. 当用一个16 位的二进制数表示浮点数时，下列方案中第_____种最好。 [ B ]

• A. 阶码取4 位（含阶符1 位），尾数取12 位（含数符1 位）
• B. 阶码取5 位（含阶符1 位），尾数取11 位（含数符1 位）
• C. 阶码取8 位（含阶符1 位），尾数取8 位（含数符1 位）
• D. 阶码取6 位（含阶符1 位），尾数取12 位（含数符1 位）

13. DMA 方式______。 [ B ]

• A. 既然能用于高速外围设备的信息传送，也就能代替中断方式
• B. 不能取代中断方式
• C. 也能向CPU 请求中断处理数据传送
• D. 内无中断机制

14. 在中断周期中，由______将允许中断触发器置“0”。 [ D ]

• A. 关中断指令
• B. 机器指令
• C. 开中断指令
• D. 中断隐指令

15. 在单总线结构的CPU 中，连接在总线上的多个部件______。 [ B ]

• A. 某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据
• B. 某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据
• C. 可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据
• D. 可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据

16. 三种集中式总线控制中，______方式对电路故障最敏感。 [ A ]

• A. 链式查询
• B. 计数器定时查询
• C. 独立请求
• D. 以上都不对

17. 一个$16\text{K} \times 8$ 位的存储器，其地址线和数据线的总和是______。 [ D ]

• A. 48
• B. 46
• C. 17
• D. 22

18. 在间址周期中，______。 [ C ]

• A. 所有指令的间址操作都是相同的
• B. 凡是存储器间接寻址的指令，它们的操作都是相同的
• C. 对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的
• D. 以上都不对

19. 下述说法中______是正确的。 [ B ]

• A. EPROM 是可改写的，因而也是随机存储器的一种
• B. EPROM 是可改写的，但它不能用作为随机存储器用
• C. EPROM 只能改写一次，故不能作为随机存储器用
• D. EPROM 是可改写的，但它能用作为随机存储器用

20. 打印机的分类方法很多，若按能否打印汉字来区分，可分为______。 [ C ]

• A. 并行式打印机和串行式打印机
• B. 击打式打印机和非击打式打印机
• C. 点阵式打印机和活字式打印机
• D. 激光打印机和喷墨打印机

---

二、 填空题#

1. 设浮点数阶码为8 位（含1 位阶符），尾数为24 位（含1 位数符），则32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 $2^{127}(1 - 2^{-23})$，最小正数为 $2^{-129}$，最大负数为 $2^{-128}(-2^{-1} - 2^{-23})$，最小负数为 $-2^{127}$。
2. 指令寻址的基本方式有两种，一种是 顺序 寻址方式，其指令地址由 程序计数器 给出，另一种是 跳跃 寻址方式，其指令地址由 指令本身 给出。
3. 在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是 $T_1 = 60\text{ns}$、$T_2 = 50\text{ns}$、$T_3 = 90\text{ns}$、$T_4 = 80\text{ns}$。则加法器流水线的时钟周期至少为 $90\text{ns}$。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 $280\text{ns}$。
4. 一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 增加。尾数右移1位，阶码 加1。
5. 存储器由 $m$（$m＝1，2，4，8\dots$）个模块组成，每个模块有自己的 地址 和 数据 寄存器，若存储器采用 模 $m$ 编址，存储器带宽可增加到原来的 $m$ 倍。
6. 按序写出多重中断的中断服务程序包括 保护现场、 开中断、 设备服务、 恢复现场 和中断返回几部分。

---

三、 简答题 / 名词解释题#

题目1：名词解释——微操作命令和微操作#

• 微操作命令：控制完成微操作的命令。

• 微操作：由微操作命令控制实现的最基本操作。

题目2：名词解释——快速缓冲存储器#

• 快速缓冲存储器（Cache）：它是为了提高访存速度，在 CPU 和主存之间增设的高速存储器，对用户是透明的。

• 工作原理与目的：只要将 CPU 最近期需用的信息从主存调入缓存，这样 CPU 每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。

题目3：名词解释——基址寻址#

• 概念：基址寻址的有效地址等于形式地址加上基址寄存器的内容。

题目4：名词解释——流水线中的多发技术#

• 概念与目的：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。

题目5：名词解释——指令字长#

• 概念：指令字长是指机器指令中二进制代码的总位数。

题目6：请简述异步通信与同步通信的主要区别，并说明通信双方如何联络。#

• 主要区别：同步通信有公共时钟，总线上的所有设备按统一的时序、统一的传输周期进行信息传输，通信双方按约定好的时序联络；异步通信没有公共时钟，没有固定的传输周期，采用应答方式通信。

• 联络方式：异步通信具体的联络方式有不互锁、半互锁和全互锁三种。

• 不互锁方式：通信双方没有相互制约关系。

• 半互锁方式：通信双方有简单的制约关系。

• 全互锁方式：通信双方有完全的制约关系，其可靠性最高。

题目7：为什么外围设备要通过接口与CPU 相连？接口有哪些功能？#

• 相连的原因：

1. 一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。

2. I/O 设备种类繁多，速度不一，与 CPU 速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。

3. I/O 设备可能串行传送数据，而 CPU 一般并行传送，通过接口可实现数据串并格式转换。

4. I/O 设备的入/出电平可能与 CPU 的入/出电平不同，通过接口可实现电平转换。

5. CPU 启动 I/O 设备工作，要向外设发各种控制信号，通过接口可传送控制命令。

6. I/O 设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告 CPU，通过接口可监视设备的工作状态，并保存状态信息，供 CPU 查询。

• 接口的基本功能：选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。

题目8：根据给定的指令格式需求，分析并设计单字长、双字长指令格式及其寻址范围。#

• 题目条件：设机器指令字长为16位，MDR和IR均为16位，共有105种操作。允许直接寻址、间接寻址、变址寻址和基址寻址。
• （1）单字长指令格式设计： 操作码（OP）取7位（可完成105种操作），寻址特征（M）取2位（可反映四种寻址方式），形式地址（AD）取7位。

$\text{指令格式：}\begin{array}{|c|c|c|} \hline \text{OP (7位)} & \text{M (2位)} & \text{AD (7位)} \\ \hline \end{array}$

• 寻址范围：直接寻址范围为 $2^7 = 128$；一次间址的寻址范围是 $2^{16} = 65536$。

• （2）双字长指令格式设计：

$\text{指令格式：}\begin{array}{|c|c|c|} \hline \text{OP (7位)} & \text{M (2位)} & \text{AD1 (7位)} \\ \hline \multicolumn{3}{|c|}{\text{AD2 (16位)}} \\ \hline \end{array}$

其中 $\text{AD1} \parallel \text{AD2}$ 组合为23位形式地址。

• 寻址范围：可直接寻址的范围为 $2^{23} = 8\text{M}$。

• （3）配置8MB存储器的方案： 容量为 $8\text{MB}$ 的存储器且 MDR 为16位，即对应 $4\text{M} \times 16$ 位的存储器。

• 方案一：采用双字长指令，直接访问 $4\text{M}$ 存储空间，此时 MAR 取22位。

• 方案二：采用单字长指令，但使变址寄存器 $R_X$ 和基址寄存器 $R_B$ 取22位，用变址或基址寻址访问 $4\text{M}$ 存储空间。

---

四、 应用题 / 计算题#

题目1：设机器数字长为8 位（含1 位符号位），设 $A = \frac{9}{64}$，$B = -\frac{13}{32}$，计算 $[A \pm B]_{\text{补}}$，并还原成真值。#

解题步骤：

1. 转换为二进制格式及对应补码：

$A = +\frac{9}{64} = +0.0010010_2 \implies [A]_\text{补} = 0.0010010$

$B = -\frac{13}{32} = -0.0110100_2 \implies [B]_\text{补} = 1.1001100 \implies [-B]_\text{补} = 0.0110100$

2. 计算 $[A+B]_\text{补}$：

$[A+B]_\text{补} = [A]_\text{补} + [B]_\text{补} = 0.0010010 + 1.1001100 = 1.1011110$

• 还原真值：$A+B = -0.0100010_2 = -\frac{17}{64}$

3. 计算 $[A-B]_\text{补}$：

$[A-B]_\text{补} = [A]_\text{补} + [-B]_\text{补} = 0.0010010 + 0.0110100 = 0.1000110$

• 还原真值：$A-B = +0.1000110_2 = \frac{35}{64}$

---

题目2：设CPU中各部件及其相互连接关系如下图所示。图中W是写控制标志，R是读控制标志，R1和R2是暂存器。#

1. 假设要求在取指周期由ALU完成 $(\text{PC})+1 \to \text{PC}$ 的操作。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。
2. 写出指令 ADD α（#为立即寻址特征，隐含的操作数在ACC中）在执行阶段所需的微操作命令及节拍安排。

解题步骤：

1. 分析取指周期的节拍安排： 由于 $(\text{PC})+1 \to \text{PC}$ 需由 ALU 完成，因此 $\text{PC}$ 的值可作为 ALU 的一个源操作数，控制 ALU 做 $+1$ 运算得到 $(\text{PC})+1$，结果送至与 ALU 输出端相连的 $\text{R2}$，然后再送至 $\text{PC}$。需考虑总线冲突问题：

• $T_0$：$\text{PC} \to \text{MAR}$，$1 \to \text{R}$
• $T_1$：$\text{M(MAR)} \to \text{MDR}$，$(\text{PC})+1 \to \text{R2}$
• $T_2$：$\text{MDR} \to \text{IR}$，$\text{OP(IR)} \to \text{微操作命令形成部件}$
• $T_3$：$\text{R2} \to \text{PC}$

2. 分析立即寻址加法指令执行周期的节拍安排：

• $T_0$：$\text{Ad(IR)} \to \text{R1}$（立即数 $\to \text{R1}$）
• $T_1$：$(\text{R1})+(\text{ACC}) \to \text{R2}$（$\text{ACC}$ 通过总线送 ALU）
• $T_2$：$\text{R2} \to \text{ACC}$（结果 $\to \text{ACC}$）

---

题目3：DMA 接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？请说明其工作过程流程。#

解题步骤：

1. 接口组成部件： DMA 接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和 DMA 控制逻辑等组成。
2. 数据交换过程中的功能：

• （1）向 CPU 提出总线请求信号；
• （2）当 CPU 发出总线响应信号后，接管对总线的控制；
• （3）向存储器发地址信号（并能自动修改地址指针）；
• （4）向存储器发读/写等控制信号，进行数据传送；
• （5）修改字计数器，并根据传送字数，判断 DMA 传送是否结束；
• （6）发 DMA 结束信号，向 CPU 申请程序中断，报告一组数据传送完毕。

3. 工作过程流程描述：

$\text{DMA请求} \to \text{DMA响应} \to \text{发送主存地址} \to \text{传送一个字} \to \text{修改地址指针和字计数器} \to \text{测试传送是否结束？}$

• 若否：循环至发送主存地址继续传送。
• 若是：$\text{DMA结束}$。

---

题目4：存储器芯片连接与片选逻辑设计#

设 CPU 共有 16 根地址线（$A_{15} \sim A_0$），8 根数据线（$D_7 \sim D_0$），并用 $\overline{\text{MREQ}}$ 作访存控制信号（低电平有效），用 $\text{WR}$ 作读写控制信号（高电平为读，低电平为写）。 要求设计连接图并满足：

1. 存储芯片地址空间分配为：最大 4K 地址空间为系统程序区；相邻的 4K 地址空间为系统程序工作区；最小 16K 地址空间为用户程序区。
2. 指出选用的存储芯片类型及数量并详细分析片选逻辑。

解题步骤：

1. 主存地址空间分配与芯片选择分析：

• 系统程序区（最大 4K 空间）：选用 2 片 $2\text{K} \times 8$ 位 ROM 芯片。
• 系统程序工作区（相邻 4K 空间）：选用 2 片 $4\text{K} \times 4$ 位 RAM 芯片（位并联组合为 $4\text{K} \times 8$ 位）。
• 用户程序区（最小 16K 空间）：选用 2 片 $8\text{K} \times 8$ 位 RAM 芯片。

2. 地址范围映射表：

• $2\text{K} \times 8$ ROM $\times 2$ (共 4K)： 地址范围：0000H ~ 0FFFH 二进制流：$A_{15} \sim A_{12} = 0000_2$，$A_{11}$ 作为两片芯片的选择输入。
• $4\text{K} \times 4$ RAM $\times 2$ (共 4K)： 地址范围：1000H ~ 1FFFH 二进制流：$A_{15} \sim A_{12} = 0001_2$。
• $8\text{K} \times 8$ RAM $\times 2$ (共 16K)： 地址范围：C000H ~ FFFFH 二进制流：$A_{15} A_{14} = 11_2$。

3. 片选逻辑设计实现说明： 利用 3:8 译码器（如 74LS138）或门电路对高位地址线进行译码。

• 译码器输入端连接高位地址线 $A_{15}, A_{14}, A_{13}$ 等。
• 控制使能端引入 $\overline{\text{MREQ}}$ 访存控制信号。
• 译码输出对应的片选信号 $\overline{Y}$ 分别连接至各组芯片的片选端（$\overline{\text{CS}}$ 或 $\overline{\text{CE}}$）。
• RAM 芯片的读写控制端直接接入 CPU 的 $\text{WR}$ 信号线。